欢迎光临金星国际- 安全购彩官网!
专注水过滤设备、消声降噪设备、加药装置、除氧器等以诚信为根本,以质量求生存
全国咨询热线:18036619792
联系我们
金星国际- 安全购彩
全国服务热线:18036619792
手机:18036619792
邮箱:http://www.hflnet.com
地址 :江苏省连云港市海州经济开发区经一路28号
联系人:乔先生
您的位置: 金星国际 > 新闻资讯 > 公司新闻 >
公司新闻

一篇很好的AD转换设计中的基本问题整理

时间:2021-09-10 17:41 作者:admin

  ADC之前的信号调动,最基本的规定便是信号调动惹起的噪声和差错要正在ADC的1个LSB之内。依据这个目标,可能必要遴选目标适合的运放。至于多道ADC同步的题目,普通正在高速ADC的数据手册中都邑有一章来先容多片同步题目,你可能看一下内里的先容。

  普通ADC都有信噪比SNR或者信纳比SINAD这个参数,SINAD=6.02*有用位数+1.76,您可能依据这个公式来确定您遴选的ADC能否适宜您的央求.

  普通来讲,ADC的offset和gain error会斗劲容易校准。只须表接0V和full scale举行采样,然后取得校准系数。其它,假如必要作温度储积的话,普通必要加一个温度传感器,然后应用查表的办法来储积。

  ADC和DAC属于模仿数字搀杂型器件,正在结构布线时最厉重的是要贯注地朋分,即模仿地和数字地的管束题目。看待高采样率的器件,倡议操纵一块地。而低采样率的器件,倡议模仿数字地分隔,终末正在芯片下方接连正在一同。

  低速模数转换器的精度用峰峰值分别率,有用值分别率来展现。正在ADI少许Sigma-delta ADC的芯片材料里都邑列出不怜惜况下的有用值分别率目标。高速模数转换器的精度可用SNR,SNOB来展现,这些目标也可正在材料中找到。

  6.假如采用了表部模仿切换开闭,那么这个开闭老是存正在少许电阻的,肯定惹起少许差错,那么我思问一下有没有什么主意能淘汰这些差错,别离描绘一下用硬件的手腕与用软件的手腕。

  你可能遴选电阻很幼的开闭比方ADG14**系列。假如是开闭是做通道切换的,正在后级加一个运放伴随就可能了。假如是做量程切换,只可遴选电阻很幼的开闭,同时贯注开闭的平缓度和温度漂移参数,假如体例精度央求很高,那就只可做软件校正或者遴选可编程放大器如AD8250/1/3等。

  7.将AD7710的输入端与本身的地短接后,再读取数据时,其AD转换值跳动斗劲大,通过解说当中的几种校准办法,都没有处理?频率仍然正在25Hz上了。不知若哪里理?

  请确认电源和基准的不乱性,正在频率为25Hz,增益为1的条目下,看数据手测上Table II可知其有用值分别率为21.5bit,那么其现实的峰峰值分别率为21.5-2.7=18.8bit,也便是说假如有5bit码正在跳便是平常的。

  假如传感器输出是共模扰乱,必要加仪表运放如AD8221/0等滤除。假如是差模扰乱,加滤波器就可能滤除。

  9.我要安排一个16道的数据采全体例,每道的采样率为100K,16BIT,请问一下,我要采用什么样的AD芯片,其它,AD转换器的输入通道斗劲少,要遴选什么样的表部多道模仿切换开闭?另,对模仿切换开闭的遴选有什么央求,要体贴哪些参数。

  咱们没有16bit和16通道的ADC,您可能遴选用两片AD7689,16bit 8通道。或者遴选16:1的ADG1206.要贯注导通电阻,注入电荷,导通期间等。

  10.一个12位的高速模数转换器能不行低浸以及若何低浸到8位来操纵,因咱们的体例精度只必要8位,高了反而无益。

  普通抗混叠滤波器指的是ADC前端的滤波器,而sigma-delta ADC内部会合成少许陷波器,来完成工频50Hz和60Hz陷波,总的好处便是ADC有更好的抗噪声本能。

  13.思安排高精度校准仪表,如直流电压输出(毫伏级),能不行推选几款芯片?请问怎么扑灭陪伴的量化噪声?若何保障ADC的精度,AD转换的满量程即是电源电压,看待单电源供电,零点真实定和量程都与电源电压相闭,假如电源电压震撼势必导致转换的差错,电道中若哪里理,十分对幼信号的搜罗.请问什么是DAC的输出静态差错?怎么降低数模转换器中电阻或者电流源单位的成婚水准?正在给ADC供电时,数字地与模仿地之间是否必要串接幼电感?

  3)ADC的电源对丈量精度有直接的影响。于是要遴选高精度低噪声的电源信号,且正在布线的时期也要贯注避免扰乱。

  4)普通手册里会别离给出zero error,gain error等等,不明了整个问的是哪一个,或者可能举一个整个型号的例子。

  5)这应当是DAC内部构造的题目,普通来讲,咱们不重视内部电阻或电流源的绝对值,只重视它们之间的比例,现正在的工艺可能很好地保障这个。

  ADC内部的PGA增益越大,自身PGA的噪声会加添,其它ADC输入噪声被放大的越多。于是ADC内部增益越大,分别率越幼。

  假如ADC有PSRR这个目标,可能操纵这个目标去算电源纹波对ADC的影响。假如没有,普通基准源都有这个目标,金星国际,你可能操纵基准源的PSRR去算对ADC采样的影响。

  高速ADC会探求这些题目。加倍看待LVDS接口的ADC,尽量保障一对信号的布线等长等距,安放端接电阻。这方面的结构布线最好是参考评估板来做。

  咱们的DAC的最大速率能抵达2.5GHZ,它是AD9739电流输出型的,这不会影响到不乱性。

  18.ADC的标称的位数很高,然则现实中末尾的几位会被内部噪声而埋没,我正在挑选ADC时若何确定内部噪声这个参数?

  看待高精度的ADC,普通来讲都邑给出一个有用分别率的参数,也便是器件可能抵达不跳码的位数。其它正在安排中又有探求电源,参考电压的噪声,以及ADC前端调动电道引入的噪声。必要把这些噪声限定正在ADC的1个LSB之内。

  19.评估ADC的时期,由于评估SNR,斗劲麻烦,于是我普通会探求评估正在接地时期的跳码水准来斗劲两种同类ADC的差别,这种评估手腕科学吗?有没有更科学的手腕?有没有整个的文档?

  现实上看待高速ADC来说,应当是加一个高精度的基准信号,然后用ADC采样,再做FFT阐述来评估SNR。而看待高精度的ADC来说才是您用的主意,可能参考咱们的运用条记AN-835。

  举个简便的例子,假如压摆率不敷,那么便是现实的输出跟不上输入信号的变更,云云对信号的管束就会有失线位以上的ADC的影响有多大?是否必要为ADC部门孤独管束电源纹波?

  22.请问操纵高效力开闭稳压器调换古板的LDO稳压器电源对高速模数转换器有没有负面影响?对产物寿命有何影响?

  正在高速ADC地方,普通对电源的纹波和噪声有较高的央求。开闭电源出力斗劲高,然则有较大的纹波和噪声,会对体例的精度有影响。而高速地方对SNR,SFDR央求斗劲高,于是遴选LDO会斗劲好。

  有或许。整个要看你ADC的位数和PSRR这个参数。假如位数很低如10bit,你用再低噪声的电源也只然而10bit精度。然则16bit体例,你假如操纵噪声很大的电源,会使得体例精度不行抵达16bit。

  这取决于您的现实运用,当然理思境况下是截至频率等于有用的输入信号,而滚降性情是无穷峻峭,但现实上没有云云的滤波器,且越亲热理思境况,本钱会越高,要折衷探求。

  取决于ECG的信号链。假如信号链中为AC隔绝,云云信号可能被放大很大,比方放大1000倍,云云ADC的采纳12位~16位。假如信号链为DC隔绝,云云信号不行被放大良多,普通增益为10,云云ADC的位数就得选的大些,18位~24位。

  29.我安排的一个基于FPGA的DDS体例中操纵的芯片是AD9777,请问正在电流足够的境况下,体例电源安排中是否可能将DA芯片与FPGA芯片共用3.3V数字电源,以抵达简化电源安排的目标?

  31.阴恶境况下(高温下),ADC的供电电源怎样安排?普通DC-DC很难抵达+85摄氏度,ADI是否有闭连的参考安排?

  遴选适合的器件,DC-DC能职责正在85度,枢纽是你遴选适合的器件和适合的安排,使得体例的温升正在其标定的规模,如加电扇或者散热片,多个器件并联降低电源出力等。

  这种境况要用示波器监测输入信号,看输入端是否真的发作跳变了,假如没有请注重搜检ADUC841的数据读取序次。

  普通来讲,依据策动公式,Vin/Vref=code/2^N. N为ADC的位数,Vin为输入电压,Vref为参考电压。假如是有负电压,必要探求输出码字的类型,比方二进造补码等等。绝大大都ADC的数据手册中都邑给出一个图来解说这个题目。

  34.AD7710操纵时,噪音过高。若何操纵仿单当中的校准?正在布线经过当中若何做斗劲适合?

  现实中是加一个高精度的基准源,然后用ADC采样,再做FFT阐述,整个请见AN-835上面的先容。

  39.假如ADC的通报函数线形度斗劲差,若何举行校准,有没有通过验证斗劲科学的手腕?是否可能举例解说?

  这取决于您的运用,理思境况下便是只让有用带宽内的信号通过,但滤波器安排很难抵达理思境况,于是要折衷探求。

  重假若要看您所必要转换的视频信号款式,需不必要做颜色空间转换。是平常的并口接口依然HDMI的接口。

  对一个特定的ADC来说,它的Offset差错和Gain差错根基是必然的。然则Offset差错和Gain差错是可能通过软件校正扑灭的。

  要先确定失误代码是ADC输出失误依然MCU读取失误。假如是前者,那得看体例的安排是否合理,结构布线.开闭电源的地是否必要和ADC的模仿地分隔吗 ?

  49.迩来我判断一只双电源ADC。 我将待测转换器的输入端接地, 并 且正在LED 指示灯上窥察其输出的数码。 令我卓殊惊诧的是为什么我所窥察到的输出数码规模不是我所指望的一个数码?

  尽量将模仿地和数字地分隔,为了避免互相的扰乱。然则正在高速的ADC运用中,数字和模仿央求共地。

  53.我现正在必要装置俭约空间的数据转换器,以为串行式转换器斗劲适合。为了遴选和操纵这种转换器,请问我必要懂得些什么?

  串行接口的ADC普通转换速率斗劲低,正在10M以下,然则封装,读取会斗劲便利。你可能先看看你必要的位数,以低于10M的速率能不行知足你的央求。其它枢纽是MCU和ADC的接口,是操纵模仿的SPI依然MCU的尺度SPI接口。

  55.看待单板构造,板子上有多个比方9片ADC的话,本讲座是倡议ADC跨接模仿地和数字地?是否意味着要多点接地?

  57.求教专家,正在采用R、C隔绝时,若R较大会影响后面的ADC,若C较大会影响相位,整个安排时应当若何遴选呢?

  ADC转换会受到Noise的影响,假如ADC转换的结果与表面值概略相当,那么可能通过正在统一个输入电压上读多次转换结果,将转换结果均匀来取得更为切实的值。

  61.正在高速模数转换时,是不是不行以芯片内部的参考电压为准,都必要表部参考,有没有或许芯片内部参考电压也抵达普通表部参考那么不乱?

  操纵内部参考电压,因为参考电压正在ADC转换时会sink/source电流,这会影响ADC的电源电压,进而影响ADC的SNR。普通体例精度央求很高的地方常操纵表部参考。

  62.目前ADI公司的ADC芯片中,分别率高于14bit,最高速度能抵达多少?双通道,分别率高于14bit,最高速度能抵达多少?

  63.通报函数不连结(DNL不连结)会导致什么题目?假如运用中遭遇这个题目,我应当若哪里理?操纵软件储积吗?假如不连结,为什么芯片不行从硬件角度去做储积?

  DNL不连结会导致丢码,这个题目没有主意正在表部做储积,这是ADC自身的性情。ADI的ADC都是保障没有丢码的题目存正在的。

  你可能加LDO或者LC滤波器减幼电源纹波和噪声。普通ADC的PSRR会斗劲高,位数低的ADC如10bit对电源央求不高,但高位数的ADC如16bit对开闭电源央求斗劲高。开闭电源频率遴选和功率,出力相闭。平常的开闭频率普通遴选为100KHz-300KHz。

  65.从信噪比角度来看,要完成多道AD,是采用单个多道AD的芯片完成?依然用多个个单道的AD完成好?

  普通来讲ADC不必要探求这个,而是正在电源端探求电磁扰乱禁止。假如用到高速的数字器件或者时钟的话,可能探求加一个屏障罩。

  陷波器便是将某一频率下的扰乱做足够的衰减,可能通晓为带阻滤波器,而抗混叠滤波器可能通晓为低通滤波器。

  混叠是因为采样率2倍的信号频率是出现的,这是会使得滤波器的安排变得麻烦,从而噪声的滤除变得麻烦,SNR也会受到影响。

  这要看你开闭电源的EMC管束境况,假如开闭电源EMC/I管束欠好,体例就有EMI/C题目。由LDO向ADC供电改为操纵开闭电源向ADC供电或许会影响ADC的精度。

  72.假如丈量的是很低频率的模仿信号(幼于10Hz),直接单端丈量和将信号转换成差分信号后驱动ADC比拟,哪种办法丈量精度会更高?

  75.现正在思做一个项目用到16位的高速ADC,然则前端模仿信号自身的噪声斗劲大,会蹧跶掉3~4位的精度,为此你们认为遴选16位的ADC有需要吗?

  假如输入信号自身的噪声只须12位,况且无法通过管束来低浸噪声,那么就不要操纵16bit的ADC。

  76.普通ADC封装上都有良多模仿电源引脚,比方AD7656就有8个AVcc,正在安排PCB时,若何把他们接连到电源上?

  最好是有一层电源平面,就近将AVCC接到电源上,贯注电容的分散。新安排倡议操纵AD7656-1,与AD7656比拟,-1电源引脚上必要的电容较少。

  78.现正在的体例中良多都是简单的开闭电源供电,那么看待体例中ADC、DAC的数字电源、模仿电源、数字地、模仿地,要若哪里理?

  数字电源可能通过一个磁珠后从模仿电源引出。假如答允,尽量操纵诀另表电源芯片为模仿和数字电源供电。

  不异的是插手去藕电容来扑灭扰乱。layout或许有些分歧,高速ADC普通采样地平面,就近接地,低速普通是数字地模仿地分隔,单地接地。